Analogna integrirana vezja in sistemi

Opis predmeta

OSNOVNI PRINCIPI: predstavitev, pregled, primerjava in lastnosti modernih CMOS in BiCMOS tehnologij ter pasivni in aktivni gradniki osnovnega modula (upori, kondenzatorji, tuljave, diode, bipolarni transistorji, MOS transistorji itd.), njihovi nizkofrekvenčni in visokofrekvenčni modeli, ter modeli pri velikih in malih signalih. Projekcija lastnosti osnovnih elementov v nanometerske tehnologije pod 100 nm. Osnovni postopki izdelave CMOS vezij.

NAČRTOVANJE: pregled specifikacij integriranih vezij, geometrije v izbrani tehnologiji ter načrtovalska pravila. Pregled programskega okolja CADENCE za načrtovanje ter njegova uporaba ( shematski vnos, simulacija, analiza in optimizacija vezja) Omejitve pri izdelavi vezij, pravila načrtovanja (DRC), navodila za izdelavo mešanih A-D vezij. Parametrična analiza.

DIGITALNI GRADNIKI: osnovna logična vrata in sekvenčni gradniki na tranzistorskem nivoju (NAND, NOR, INV, D-FF)

ANALOGNI GRADNIKI: Parametri vezij, zahteve in omejitve, načrtovanje analognih gradnikov vezij (CMOS stikala, tokovna zrcala in izvori, tokovne in napetostne reference, diferencialne stopnje, izhodne stopnje, diferencialni ojačevalniki (stabilnost in kompenzacija), transkonduktančni ojačevalniki, napetostni in tokovni primerjalniki in njihova uporaba.

VHODNO VHODNO/IZHODNE ENOTE: predstavitev perifernih vezij za ESD in EMC zaščito in preprečitev tiristorskega efekta

SENZORJI NA ČIPU: predstavitev različnih senzorjev na čipu, kot dela integriranih vezij ter obdelave njihovih signalov

Predmet učimo na programih

Elektrotehnika 2. stopnja

Cilji in kompetence

Cilj predmeta je pridobiti znanja s področja mikroelektronskih tehnologij in načrtovanja analognih integriranih vezji in VLSI  sistemov. Poudarek je na lastnostih modernih CMOS tehnologij pod 100nm, ki so osnova za načrtovanje kvalitetnih analognih vezij in temeljni cilj -  razmišljanje in iskanje rešitev.

Metode poučevanja in učenja

Predavanje s projekcijo in pisanje na tablo, gradivo pripravljeno v slovenskem jeziku. Vaje na programski opremi za načrtovanje VLSI vezij ob uporabi tehnološke podpore laboratorijske CAD opreme LMFE (350nm Xfab CMOS, 180nm tsmc) ter HSPICE simulatorja. Vsak študent dela vaje samostojno na svoji delovni postaji.

Celotna predavanja temeljijo na razlagi kritičnih konceptov integracije VLSI brez komplicirane analize sistemov.

Predvideni študijski rezultati

Po uspešno opravljenem modulu so študentje zmožni:

Predstaviti rezultate laboratorijskega dela in raziskav.
Rešiti naloge z inženirskim pristopom.
Pripraviti standardno dokumentacijo za IC vezje ali sklop.
Ovrednotiti parametre analognih funkcijskih gradnikov.
Razviti analogni integrirani sklop z upoštevanjem električnih specifikacij in tehnoloških omejitev.
Izbrati najprimernejše tehnološke gradnike za realizacijo želenega IC sklopa.
Presoditi možnost rešitve v nanometrskih tehnologijah CMOS.
Seznaniti se z modernim načrtovalskim okoljem CADENCE
Seznaniti se s stanjem tehnike preko industrijskih projektov na področju mikroelektronike

Temeljni viri in literatura

P.R. Gray, "Analysis and Design of Analog Integrated Circuits," John Wiley & Sons, Inc. 2001,
C. Tomazou, G. Moschytz, B. Golbert, "Trade-offs in Analog Circuit Design," Kluwer 200
R.J.Baker, "CMOS: Circuit Design, Layout, and Simulation, 2nd, Revised Edition," Wiley 2007,
A. Pleteršek, "Načrtovanje analognih integriranih vezij v tehnologijah CMOS in BiCMOS, " 2. Izpopolnjena izd. Ljubljana: Fakulteta za elektrotehniko, 2017,
Predavanja se posodabljajo vsako leto in so skupaj z nalogami in vajami na razpolago na spletni strani predmeta: http://lniv.fe.uni-lj.si/courses/aivs/AIVS_Predavanja_2122.pdf